一種片上嵌入式Flash測試接口的設想

做者：

錢勁宇，強小燕，屈凌翔

做者單元：

摘要：

Flash存儲器具有功耗低、存儲容量大、體積小等特點,被普遍應用于嵌入式系統(tǒng)。目前Flash存儲器大都利用串行接口停止擦寫測試，存在著測試效率低、測試成本高檔問題。針對以上問題，設想并實現(xiàn)了一種片上嵌入式Flash的測試接口。連系片上嵌入式Flash的接口特點和時序要求，設想了基于多線SPI的測試接口，并在確保不變性的情況下實現(xiàn)了對多塊Flash存儲器并行測試的設想，進步了測試速度。通過NCverilog仿實成果表白，該設想有效縮短了測試時間，到達了測試要求，并勝利應用于一款*2位浮點微處置器中。

引言：

跟著信息手藝的飛速開展，用戶對數(shù)據(jù)存儲系統(tǒng)的容量、功耗、速度等要求也越來越嚴酷 [1-2] 。Flash存儲器相對傳統(tǒng)的存儲器件RAM而言，具有集成度高、體積小、成本低等長處 [*-4] ，因而跟著集成電路的規(guī)模越來越大，F(xiàn)lash存儲器飛速開展，逐步成為系統(tǒng)芯片支流的容量存儲媒體 [*] 。

目前Flash存儲器在完成設想后，凡是將串行尺度接口做為測試接口停止擦寫測試，而串行時鐘頻次比力低，傳輸數(shù)據(jù)慢，測試效率低。另一方面，F(xiàn)lash存儲器的測試往往存在著擦除、編程數(shù)據(jù)比力慢的問題，那對存在多塊Flash的芯片產(chǎn)生了龐大的測試量，需要停止大量反復的測試，招致需要的測試時間較長 [6-*] ，因而，若何進步測試效率，簡化測試流程，在Flash測試中顯得尤為重要。

本文對片上Flash存儲器增加了測試接口，設想了片外測試通道，實現(xiàn)了片上嵌入式Flash的可測試性。為了進步測試速度，降低測試成本，一方面，設想了基于1/2/4/8線多線傳輸?shù)腟PI測試接口，在兼容串行傳輸數(shù)據(jù)的同時撐持并行傳輸數(shù)據(jù)，另一方面，在確保不變性的情況下，實現(xiàn)了靈敏選定1/2/*塊Flash存儲器并行擦寫測試的設想。

文章來源：《電子手藝應用》雜志*月刊

，下載論文PDF

點